1前言
    近年来，随着计算机、微电子、通信及网络技术的发展，人们对设备的可靠性、体积、功耗等方面提出了越来越高需求，尤其是在一些尖端领域，对设备的各种参数指标都提出了严格要求。在某大型设备的研制过程中，按设计要求，需要高精度稳定电压，如果电压不稳定或者有噪声信号，需要提供预警措施，因此在设计中除了需要对稳压电源进行很好地设计，提供良好、完善的滤波去噪功能，还需要设计一个专用的噪声探测模块，针对该需求，本文提出了一种基于高性能微控制器的智能噪声电压探测器的设计与实现方案。

    在硬件上，智能探测系统以微控制器为核心，以各种常用组成部件的并集为基本要素，构建的硬件设计和探测系统。

2智能探测器总体设计方案
    智能探测器是以高速微控制器89C56为核心，扩展了存储器、信号采集模块、电压比较器、电源电路等模块，组成了一个板级的基本系统，其逻辑结构如图1所示。

图 一：智能探测器总体结构图

    探测器首先通过信号采集模块，从探测目标系统中获取电压信号，然后经过电压比较模块，将获得的电压信号与预先设定的电压值进行比较，判断当前获取的电压信号中是否有噪声，噪声值准确的又是多少。如果噪声值超出一定范围，此时通过A/D转换模块，将信号由模拟的转换成数字信号，并交给核心处理器进行处理。

    在实际电路中，DAC使用的是微控制器C8051F020片内集成的12位转换器。片内的DAC输出摆幅均为0V 到VREF-1LSB，对应的输入码范围是0x000 到0xFFF，可以用相应的控制寄存器允许或禁止。在被禁止时DAC的输出保持在高阻状态，供电电流降到1µA或更小。它具有灵活的输出更新机制，允许无缝的满度变化并支持无抖动输出更新。在缺省方式下，DAC的输出在写DAC 数据寄存器高字节（DACxH）时更新。写DACxL时数据被保持，对DAC输出没有影响，直到对DACxH的写操作发生。如果向DAC数据寄存器写入一个12位字，则这个12位的数据字被写到低字节（DACxL）和高字节（DACxH）数据寄存器。在写DACxH寄存器后数据被锁存到DAC。DAC可以被用于8位方式，这种情况是将DACxL初始化一个所希望的数值（通常为0x00），将数据只写入DACxH。DAC的输出更新也可以由定时器溢出事件触发。在这种更新方式下，对DAC 数据寄存器的写操作被保持，直到相应的定时器溢出事件（分别为定时器3 定时器4 或定时器2 ）发生时DACxH：DACxL的内容才被复制到DAC 输入锁存器，从而允许DAC 数据改变为新值。[nextpage]

    为了确保探测器足够高的灵敏度和响应速度，系统采用了高速微控制器89C56，其最高频率可达1MHZ，能够在探测目标发生变化1us后做出反应。同时利用微控制器中强大的运算性能，能够存储之前发生的一定状态，并对当前状态进行预测，使得该探测器具有一定智能。

3 89C56高性能微控制器
    系统的核心处理器采用是MicroChip的高速微控制器89C56。该芯片采用高速、流水线结构的8051兼容的CIP-51内核，具有32个I/O引脚；片内集成多种标准外设接口、PGA、模拟多路开关、DAC和ADC等等，可以最大限度的减少外设的数量和PCB电路板大小；片内具有64K字节可在系统编程的FLASH存储器，支持全速、非侵入的在系统调试。它具有以下主要特性：

l高速、流水线结构的8051兼容的CIP-51内核，可达1MIPS；

l全速、非侵入式的在系统调试接口（片内）；

l真正12 位，100 ksps 的8 通道ADC，带PGA和模拟多路开关；

l两个12位DAC，可编程更新时序；

l64K字节可在系统编程的FLASH存储器；

l 4352（4096+256）字节的片内RAM；

l可寻址32K字节地址空间的外部数据存储器接口；

l硬件实现的SPI、SMBus/ I2C和两个UART串行接口；

l5个通用的16位定时器；

l具有5个捕捉/比较模块的可编程计数器/定时器阵列；

l片内看门狗定时器、VDD监视器和温度传感器。

    具有片内VDD监视器、看门狗定时器和时钟振荡器的89C56是真正能独立工作的片上系统。所有模拟和数字外设均可由用户固件配置为使能或禁止。每个MCU 都可在工业温度范围（﹣45℃到﹢85℃）内用2.7V～3.6V 的电压工作。所有的端口I/O、﹟RST和JTAG引脚都容许5V的输入信号电压。

    89C56集成有JTAG调试电路，片内FLASH存储器具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新8051 固件。解析仪根据该芯片所具有的这些特性，在硬件设计中增加了JTAG接口电路。这样一来，解析仪便可以通过专用JTAG适配器与微机相连，使用Cygnal集成开发环境对89C56 MCU进行非侵入式（不占用片内资源）、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。在使用JTAG 调试时，所有的模拟和数字外设都可全功能运行。另外，利用JTAG接口和片内FLASH存储器的在系统编程能力，可以方便地实现固件升级。89C56内部结构图如图二。

图 二： 89C56内部结构图[nextpage]

4 智能预测模块
    系统除了能实时地检测被测系统的噪声状态外，还能够根据之前遇到的噪声情况，对当前出现的噪声信号预测其后是否还会出现更多、更大的噪声信号。其预测原理是每次发现又较大噪声信号到来时，通过高速微控制器采集和处理这些噪声信号，并将其噪声的幅值、持续的时间存储在微控制器外围的存储器中。一旦下次再检测到一个新的噪声信号时，首先将此噪声信号采集并送入微控制器中，然后微控制器根据该噪声的幅值和已经持续的时间与库里面存在的噪声信号进行对比，设定一个阈值，如果对比的差额小于该阈值，则从所有小于该阈值的数据中找出与之最接近的历史噪声数据，并将此历史噪声数据做上标记（记录已经匹配的次数），此时系统认为遇到了很可能是之前重复出现过的噪声信号，于是给系统发出报警信息，并继续监控新到来的噪声信号，可根据预先设定的匹配程度（阈值），做出当前的噪声信号是否为真正的重复噪声的最终判断。如果经对比，发现库中所有的数据与之对比后差值都超出了该阈值，则认为当前检测的噪声信号是一种新的噪声信号，并将其存储到外部存储器中。如果外部存储器已经存储满了，则找一个标记最小的数据，进行覆盖（即覆盖掉的数据是重复出现几率最小的噪声信号，此类信号对噪声的预测帮组不大）。按此策略设计后，可使得该检测系统能够对当前遇到的噪声信号做出一定的预测和报警功能，以便总体设计者根据该探测器分析和定位噪声产生的原因和时机，为最终消除该噪声信号提供有效的参考信息。其中存储噪声信息的数据格式如图三所示。

图 三： 存储噪声信息的数据格式

5　创新点总结
    本文的创新点在于将高速微控制器与A/D转换器等器件有机结合起来，开发了一个适用于精密稳压电源的智能检测系统，该系统除了具有灵敏的检测噪声信号的功能，还能根据历史出现过的噪声信号做出预测和判断，给设计者提供预警信息。通过该探测器的设计与实现为设计者提供有效的精密、纯净电压有很大的辅助作用，此外该系统也能应用与其它一些电压检测环境。