自组装技术或可实现“超微型”芯片 - 安防知识网

一组来自麻省理工学院和芝加哥大学的研究人员开发的自组装技术，或可让超微型芯片成为现实，并推动摩尔定律的芯片微缩之路继续前进。

　　过去几十年以来，芯片制造商一直在寻求能让其芯片持续微缩的方法，以便在单芯片上实现更高的集成度，开发更高速和性能更强大的计算机。但芯片的微缩之路却屡屡遭遇制程瓶颈，例如用于创建图案的光波长。

　　来自麻省理工学院和芝加哥大学的一群研究人员声称已经找到了一种方法，可以开发出更窄的线宽，并可望能应用在标准的大规模经济型生产设备中。

(图片来源：MIT网站)

　　“芯片制程一直在寻求更微型的制造方法，但微缩制程的代价非常昂贵，”麻省理工学院的副教务长兼化学工程教授Karen Gleason说。今天，尺寸小于22纳米(22nm，十亿分之一米)的芯片工艺通常需要非常昂贵的极紫外光(EUV)光学技术，或是通过扫描芯片表面的电子束或离子束建立逐行扫描影像，这些方法都过于缓慢且昂贵。

　　研究人员提出的构想集成了三种现有方法。首先会使用目前已被大量采用的光刻技术，用于在芯片表面上产生线路图案。而后使用一种称之为嵌段共聚物(block copolymer)的材料层──这是混合了二种聚合物材料，会自然地分离到交替的层或是其他通过旋涂溶液形成的可预测图案。嵌段共聚物是由两种不同高分子聚合物形成的链状分子。

　　MIT的博士后研究生Han Kim介绍道，二个嵌段的尺寸可确定在沉积时将自行组装的周期层尺寸或其他图案。而后一个保护性的聚合物层会被放置在嵌段聚合物上，通过化学气相沉积（chemical vapor deposition，CVD）的方式完成这一过程。这个过程是一大关键，它对嵌段聚合物的自组装造成约束，迫使其形成垂直层而非水平层，

　　底层的光刻图案将引导这些层的定位，但共聚物会自然地导致其宽度要比基线的宽度更小。同时由于顶部聚合物层还能图案化，因而该系统可用于建立更加复杂的图案，如微芯片的互连。

　　研究人员表示，目前大多数芯片都使用现有的光刻技术，CVD本身很容易理解，因此实施新技术会更加简单。不需要改动设备，使用的也都是熟悉的材料，Gleason说。

　　研究人员在《Nature Nanotechnology》期刊上发表了研究成果，共同作者包括MIT的博士后研究生Han Kim、研究生Priya Moni和教授Karen Gleason；以及来自芝加哥大学（University of Chicago）的博士后研究员Hyo Seon Suh和Paul Nealey教授，还有来自阿贡国家实验室（Argonne National Laboratory）的三位研究人员。这个研究团队表示，虽然已经有其他的方法能实现如此微型的线宽，但都无法实现大规模的经济型生产。

本文由a&s传媒编译，转载请注明出处。