创意的28nm PCIe 3 PHY IP通过PCI-SIG测试 - 安防知识网

近日已通过PCI-SIG合规测试，意味着未来设计师能将超低功率的PCIe3 PHY IP，整合至以28纳米制程技术为目标的装置。其精简的面积减少了SoC芯片大小并降低成本。

　　创意电子(Global Unichip, GUC)表示，其采用台积电(TSMC) 28HPC+制程低功率PCIe3 PHY IP搭配PLDA的EP控制器，近日已通过PCI-SIG合规测试，意味着未来设计师能将超低功率的PCIe3 PHY IP，整合至以28纳米制程技术为目标的装置。其精简的面积减少了SoC芯片大小并降低成本。

　　GUC PCIe3 PHY提供具有成本效益和低功率解决方案，其设计目的是为了满足当今高速互连的设计需求。它以GUC经过验证的高速SerDeS技术为基础，其效能优于PCI-SIG Base所制订的规格，可适用于更广泛的应用。PCIe3 PHY为GUC固态硬盘(SSD) ASIC平台中的关键组件。

　　PLDA在PCI与PCI Express IP方案的研发与供应上有20年经验，目前有超过6,200项授权，能加速ASIC与FPGA设计的上市时程。目前PLDA提供完整的PCIe解决方案，包括硅智财核心、ASIC的FPGA电路板原型、PCIe BFM/testbench、PCIe驱动器及API等。

　　PCI-SIG为拥有并管理开放产业标准PCI规格的联盟，此联盟根据PCI-SIG维护的系统及其他PCIe产品的主要制造商，执行合规测试及产品验证。这项严格的测试流程包括各种PC硬件产品的相互操作性测试、交换层与数据链接测试、物理层测试及组态测试。

　　GUC内部研发的IP产品组合包括内存接口(DDR/ONFI)、高速串行接口(SerDes)、数据转换器、硬化ARM核心、多媒体及基础IP(组件库、I/O、SRAM)。GUC的IP生态系统极具灵活性，能与来自GUC、台积电及其他厂商的IP共同合作，建立最广泛的设计方案。为完善产品质量，GUC IP皆通过硅验证，并以可制造性、测试及产量为设计基础。