实现快速图像处理必须加速硬件开发？ - 安防知识网

现在，业内有不少设计者为了实现图形处理“高速化”，而完全使用硬件加速。

　　随着FPGA高速发展,内部的逻辑单元数量节节攀升，其逻辑电路的的工作频率设计可达100 MHZ左右。另一方面，CPU的内部时钟周期当然也超过1 GHz这个级别。但是都几乎不可能实现一个时钟周期内执行一条运算指令，因此在这里用FPGA的高频率和CPU高频率来比较是没有意义。

　　现在，业内有不少设计者为了实现图形处理“高速化”，而完全使用硬件加速。事实上，高速处理图像的关键是,如何有效使用并行算法和串行算法来成功执行指令，单一强调大规模逻辑器件在计算上的优越性并不适用于所有应用场景。

　　很多场景下是不适合采用硬件来处理图像的。如，条件分歧较多、多路存取离散地址或不指定循环次数的最大值不另行处理等。这个时候,如果要得到相同的结果，则需要复数计算方法。

　　此时，将上述"不适宜处理"部分用逻辑叙述为"适宜处理"。没有了"不适用"部分,结合并行逻辑算法或串行算法来处理不同进程就可以大大提高数据吞吐量 (在串行算法情况下, 无法缩短时延，但并行算法可以减少延迟)。

　　硬件和计算方法(广义的算法)剪也剪不断。通过植入软核，在FPGA上实现灵活的设计，最终节约开发设计周期和成本才是关键。

本文由a&s编译，原文摘自日经BP，请不要一声不吭拿走。转载请注明出处。