理解汽车电子、深度学习和内存测试的关联性 - 安防知识网

深度学习模仿神经网路的运算模式，以多节点、分层的运算来分析图片上的特征，随着层级愈来愈高、累积的计算资讯愈来愈复杂，就可以对图片进行辨认与分类。

　　汽车电子和人工智能(AI)无疑是2016延续到2017年的热门科技关键词。汽车电子产品的开发和应用，以及人工智能横跨企业和消费层级的庞大潜力，为电子产业带来了全新的发展机遇。但在新兴的汽车级以及人工智能带来的深度学习领域中，厂商的关注重点还应该包含下一代系统单芯片（SoC）中的嵌入式内存测试技术。

汽车电子带来的产业变迁

　　随着汽车市场需求朝多样化、客制化发展，传统的机械方式已不能满足人们的需求。于是整合汽车(Automotive)与电子(Electronics)控制技术，藉由各式感测器、微电脑控制器(Micro Controller Unit，MCU)、影像与显示器(Camera & Display)、车载机器(On Board Unit，OBU)、卫星定位、无线通讯、半导体、功率元件(Power Devices)，甚至是与车辆作无线连结的可携式装置等与客服中心连线，提供车辆及人员有关洁净、低污染、舒适、主动与被动安全、保全、紧急救援、道路指引等功能，而形成绵密的汽车电子(Automotive Electronics, Autotronics)产业供应链。

　　汽车电子产品的开发与应用，为汽车产业发展带来新的机会。其中安全性应用的内存成长率，将快速超越资讯娱乐市场，影响未来智慧车电产品策略与商业模式，同时会造成未来汽车电子内存容量激增。知名厂商 mobileye、TI、NEC 和 Toshiba 等都已经推出相关的车电系统晶片，所以系统晶片化在车用电子方面是不容小觑的一块技术，车用电子系统未来将逐项走向整合化，而 SoC 系统晶片化能提供最佳的性能和更高的毛利率，是车用电子系统整合化的好选择。

　　市场咨询公司IC Insights 比较六个最重要的半导体应用终端市场，包括电脑、消费电子、通讯、汽车、工业/医疗，以及政府/国防市场。从 2013 年到 2018 年之间，来自汽车客户的 IC 需求可望展现最强劲的年平均成长率(CAGR)—10.8%。这一成长数字明显高于占第二位的通讯产业(6.8%)。

图1：2013~2018 年全球车用电子市场年平均成长率达10.8%。

车载系统的技术需求

　　市场对于汽车晶片的需求才刚起步，近来在各类车款都呈现出较高的晶片安装量。推动市场需求的驱动力来自对于安全功能的要求，驾驶辅助系统也越来越普及。未来的推动力道还包括连网功能，例如车对车通讯 (V2V)，以及实现各种不同程度自动驾驶所需的感测器与控制器等。根据IC Insights 的报告显示，在半导体的所有主要终端应用中，汽车电子市场呈现强劲的成长，而且这一成长还将持续到 2018 年。

　　汽车电子产品应用的环境非常严苛，其中与安全性相关的产品需通过严格机械性能或物理验证，因此严格的标准有其必要性且需维持相当程度精确性。车用电子晶片设计已经从特定功能的特定应用积体电路(ASIC)，迈入到现在的系统单晶片(SoC)时代，此种系统整合的设计技术非常困难，所需要的应用越来越复杂并且内存占整个晶片的比重也越来越高。

　　过去普遍运用在微控制器晶片内的动态随机存取内存(DRAM)，已不足以支援车用电子的多媒体资料与安全性应用的储存需求。现今车用电子的晶片需要大量的静态随机存取内存(SRAM)和专属的 DRAM 以及闪存(Flash)和储存元件等。并且因为车用电子产品应用的环境非常严峻，所以对于车用电子晶片内的内存测试有很高的要求。

　　为了因应汽车子电的嵌入式内存测试挑战，厚翼科技开发了内存测试整合性开发环境 Brains，能快速导入并具有检测率高、面积小、测试时间短等特性。Brains 是从整体的晶片设计切入，利用硬体架构共享)的观念，可以大幅减少测试电路的门数(gate count)，且平均只需 200 门。

　　另外，Brains 可以自动判读内存并将其分群、同时支援数个时钟源的内存应用、根据内存的特性选择最适合且有效率的测试演算法，大大提高内存测试的良率。Brains 的五级到七级的弹性化管线式架构满足高速内存测试的需求，特别适合应用于高端车用电子晶片的测试需求，因为目前车用电子晶片都已经迈向先进的制程，对于内存高速测试的需求日益增加。

　　Brains可以让技术人员从产品设计前端选择适当的测试演算法大幅提升测试良率、降低测试成本，提高车用电子晶片的竞争力，除此之外，Brains 的先进功能可以大幅缩减 DPPM，提高车用电子产品的可靠度与降低整体晶片成本。

人工智能时代的记忆体测试需求

　　深度学习(deep learning)是人工智能领域中的一个新兴话题，也是成长最为快速的领域，可协助电脑理解影像、声音和文字等资料，是机器学习（machine learning）里的一个次分类项目，模仿神经网路的运算模式，以多节点、分层的运算来分析图片上的特征，最低层的节点只计算每一个像素上的黑白对比，第二层的节点则根据第一层的资料、以连续的对比来分辨出线条与边界，随着层级愈来愈高、累积的计算资讯愈来愈复杂，就可以对图片进行辨认与分类。深度学习已经改变了电脑在现实世界中观看、倾听与认知事物的方式，其演算法可以协助资料分类，以及了解资料关联性，这通常需要复杂的类神经网路和大量的运算资源才能执行。

　　然而，对于半导体产业来说，最重要或许也最实际的问题是：深度学习将会深入智慧型手机、可穿戴式装置或是自动驾驶汽车中使用的微型电脑视觉 SoC 吗？接下来的问题还包括谁将致力于开发针对神经网路最佳化的 SoC 架构？它又将会是一款什么样的SoC 呢？

　　毫无疑问，深度学习确实是改变游戏规则的一大突破，具有强大的影响力，必须说的是，目前它还只是一种经验领域。人们正在尝试不同的东西。现在已经有许多晶片供应商对深度学习的兴趣不断增加，卷积神经网路(CNN)正广泛地应用在影像与视讯辨识领域，也意味着 SoC 晶片对于内存的需求量将会大增(如图一所示)，重要性也相对提升。很多时候机器学习是不需要使用到大资料技术，并非资料量很大就需要大资料技术，但是无庸置疑地，资料量大即需要庞大的内存空间。

图2：多核心 SoC 晶片。

　　对 SoC 晶片而言，内存测试已成为一种更有挑战的研发项目，引发的问题也就日渐增加。测试 SoC 有三种主要方向，传统功能测试、结构测试及 BIST 测试。功能测试只能由一组测试机台单独执行，而当 SoC 变得更为复杂且用到的内存更多时，便需要更简便且准确的内存测试功能。由于担心未来测试机台的效能及成本增加，半导体厂商开始加入更多的扫描路径到设计中，以便藉由结构测试方式来找出晶片在制造时所发生的潜在错误。

　　最后，有愈来愈多的 BIST 与 SoC 设计整合。BIST 是个两面刃，设计者对它又爱又怕。爱的是，它可以成功降低 DPPM以及公司的成本；怕的是，它会影响芯片的效能。对此，厚翼科技特别开发「内存自我测试电路产生软体 Brains」，从整体的晶片设计切入，全自动的判读内存并将其分群，让使用者能轻易产生最佳化的 BIST 电路，从产品设计前端大幅提升测试良率、降低测试成本，提高产业竞争力，Brains 产出的 BIST 不仅速度高达 3.3 GHz，而 BIST 电路更是平均只需 200 个门数（gate count）。Brains 拥有自动化的 Mem Located、Clock Tracing、Grouping 与 Insertion，只要一个按钮即可完成最复杂的 MBIST 规划。

图3：Brains通过单一按钮实现复杂的MBIST规划。

　　由于Brains 的架构可以在最省面积的状况下，同时又不造成效能上的损失作处理。对于日新月异的处理器，Brains 更是提供一可直接弹性调配的介面，力图在各处理器的支援上做到无缝接轨。

本文由厚翼科技供稿，转载请注明出处为a&s智慧城市